FPGA o wysokiej wydajności:

• LatticeSC (System Chip) FPGA łączą najszybszą strukturę FPGA z systemowymi rozwiązaniami takimi, jak: 2Gbps I/O, 32-kanałowy SERDES i wbudowany rdzeń programowy wykorzystujący wbudowane bloki ASIC.

Nisko-kosztowe FPGA:

• LatticeECP2 FPGA to układy integrujące w sobie nisko-kosztową strukturę FPGA z zaawansowanymi elementami: wsparcie dla 400Mbps DDR2, wydajne bloki DSP (do 28,6GMAC przepustowości) i rozszerzone możliwości konfiguracji (szyfrowanie strumienia danych, podwójne dane konfiguracyjne, technologia TransFR do aktualizacji w trakcie pracy).
• LatticeEC (EConomy) FPGA są zoptymalizowane pod względem możliwości, wydajności i kosztu: 400Mbps DDR, konfiguracja z pamięci SPI i standardowa struktura FPGA.
• LatticeECP-DSP (EConomyPlus-DSP) FPGA – układy łączą strukturę LatticeEC FPGA z wydajnymi wbudowanymi blokami DSP (przepustowość do 10 GMAC).

FPGA z pamięcią trwałą:

• Lattice MachXO – Dzięki trwałej pamięci, niskiemu kosztowi i mniejszej gęstości rodzina ta dostarcza rozwiązanie dla aplikacji do tej pory opartych o układy CPLD. Układy mają dużą liczbę wyprowadzeń, dzięki czemu są idealne do łączenia różnych standardów logiki, kontroli w trakcie uruchamiania systemu czy logiki sterującej.
• LatticeXP (eXpanded Programmability) FPGA łączą strukturę LatticeEC FPGA z tanią technologią 130nm Flash FPGA w jednym układzie: szybkie w uruchamianiu (konfiguracja <1ms), trwała pamięć, zabezpieczenie danych.
• Układy ispXPGA FPGA integrują trwałe komórki E2 ze strukturą FPGA i możliwością 800Mbps SERDES dając rozwiązanie do projektów na FPGA z szybkimi szeregowymi wyjściami/wejściami.

CPLD:

• Crossover PLD - MachXO - Łączy wszechstronność FPGA z osiągami CPLD, z trwałą pamięcią i dużą liczbą wyprowadzeń.
• Zero Power CPLD - ispMACH 4000Z - 20µA poboru prądu w stanie spoczynku, najmniej na rynku.
• Mainstream CPLD - ispMACH 4000V/B/C - 3.3/2.5/1.8V – różne napięcia zasilania, programowane w systemie (ISP^TM).
• Advanced CPLD - ispXPLD 5000MV/B/C - Architektura Bloków Wielofunkcyjnych (MFB) łączy pamięć, CAM (Content Addressable Memory) i FIFO z logiką i łatwością użycia CPLD.
• 5 V CPLD - ispMACH 4A5.

SPLD:

• Układy GAL programowane w systemie - ispGAL - Popularna architektura 22V10 z możliwością ISP.
• Proste PLD - GAL - Idealne do zaimplementowania małej ilości logiki łączącej („glue logic”) dla szybkich systemów.

Pozostałe układy:

• ispClock - generator zegarów programowalny w systemie
• Power Manager - układ zarządzający zasilaniem w systemie
• Digital Interconnect  - matryce połączeniowe
• Starsze układy - niezalecane do najnowszych rozwiązań

Oprogramowanie projektowe:

• ispLEVER - środowisko projektowe do wszystkich układów Lattice
• ispLEVER Starter - darmowa wersja oprogramowania
• ispVM System - narzędzie do programowania układów Lattice
• PAC-Designer - darmowe narzędzie do projektowania układów z funkcjami analogowymi
• Archiwum oprogramowania
• Licencjonowanie

Własność intelektualna (IP cores) i przykładowe projekty:

• Wyszukiwanie IP

Narzędzia ewaluacyjne:

• Kable programujące
• Płytki ewaluacyjne
• Adaptery do programatorów